發(fā)布日期:2022-07-15 點(diǎn)擊率:35
ARM與Cadence日前宣布已推出收錄Encounter RTL編譯器方案的ARM-Cadence Encounter Reference Methodology升級版,為采用ARM核心的伙伴廠商提供更高的硅組件品質(zhì)(QoS)。
據(jù)介紹,在130納米以下的工藝環(huán)境中,線路(wires)是影響性能最主要的因素。廠商必須解決許多信號完整性的問題才能順利進(jìn)入試產(chǎn)階段。升級版的ARM-Cadence參考方案以Cadence Encounter數(shù)字IC平臺為基礎(chǔ),提供ARM的伙伴廠商一套以線路為中心的整合型RTL-to-GDSII建置方案。
Cadence表示,Encounter平臺整合新一代以線路為中心的設(shè)計(jì)技術(shù),配合RTL編譯器進(jìn)行合成。Encounter協(xié)助客戶進(jìn)行開發(fā)虛擬原型硅組件,NanoRoute可用來進(jìn)行強(qiáng)化信號完整性的線路配置,CeltIC與VoltageStorm可用來進(jìn)行信號完整性的設(shè)計(jì)簽核(signoff)。升級版參考設(shè)計(jì)協(xié)助客戶改善QoS-一套量測硅組件線路配置后品質(zhì)的新標(biāo)準(zhǔn)。
據(jù)介紹,支持Encounter RTL編譯器的新一代技術(shù)運(yùn)用了一套經(jīng)專利注冊、全域型的算法,,來達(dá)成時(shí)序收斂的總體最佳化。這套算法會會在每個(gè)建置階段產(chǎn)生很好的結(jié)果,包括對復(fù)雜、以線路為中心的設(shè)計(jì)提供更合適的起始點(diǎn)。ASIC、IP及IC設(shè)計(jì)業(yè)者將Encounter RTL編譯器廣泛應(yīng)用在硅組件的設(shè)計(jì)鏈中,能夠協(xié)助提升整個(gè)芯片的速度并縮短周轉(zhuǎn)時(shí)間。
ARM全球設(shè)計(jì)方案部經(jīng)理John Goodenough表示:“ARM-Cadence Encounter 參考設(shè)計(jì)目前已針對部份ARM9系列核心推出限量版本。由于該方案加入了Encounter RTL編譯器,故其性能明顯地高于現(xiàn)有的Cadence設(shè)計(jì)方案。”
據(jù)悉,參考設(shè)計(jì)流程支持ARM926EJ-S、ARM966E-S及ARM946E-S核心。ARM-Cadence的Encounter參考設(shè)計(jì)及RTL編譯器由ARM提供限量授權(quán)。