發布日期：2022-04-17 點擊率：58
消費者希望個人電子產品和其他移動設備不僅能提供更快的響應速度和更出色的功能，同時還能提供更長的電池壽命。但對于開發人員而言，很多應用的實時響應和高性能要求決定了只能使用單獨的處理器來滿足這些相互沖突的需求。這會增加成本、功率和空間，還會提高硬件布局和軟件的復雜性。
更好的方法是將必需的硬件集成到單個芯片中。我們可以借助異構多核處理 (HMP) 器件。這些處理器包含多個不同類型的內核，具備包括性能優化、低功耗、改進型系統安全性和可靠性等諸多優勢。
本文介紹開發人員如何使用 NXP Semiconductors 的異構多核處理器來滿足這些混合工作負載需求，同時不影響低功率和降低設計復雜性的要求。
傳感器技術和數據處理算法的進步為開發人員創造了很好的機會，讓他們能夠管理實時數據采集和計算密集型算法執行這兩種相互沖突的需求。過去，開發人員通常將這些工作負載劃分到單獨的系統中。
在網絡層次結構的最底層，嵌入式處理器（例如基于 Arm? Cortex?-M4 內核的處理器）會收集數據，在實時操作系統 (RTOS) 或裸機系統上運行優化代碼。在該層次結構的較高層，高性能應用處理器（例如基于 Arm Cortex-A7 內核的處理器）會依次執行數據分析算法，在熟悉的 Linux 或 Android 等操作系統上運行應用代碼。
隨著邊緣計算系統的興起，應用代碼的執行已轉移到更接近數據源的位置。事實上，更復雜的分析算法需要更快的響應速度，現已促使應用處理需求被轉移到終端設備自身之上運行。消費者日益希望將先進分析功能（包括人工智能方法）內置到設備中，例如物聯網 (IoT) 傳感器、可穿戴設備和其他低功率產品。
HMP 器件將嵌入式處理器和應用處理器內核整合在一起，它的出現幫助開發人員在很多應用中更高效地處理混合工作負載。HMP 處理器集成了不同的內核，每個內核經過優化，可滿足與目標產品的工作負載相關的不同要求。使用 NXP 的 i.MX 7ULP 系列超低功率處理器，開發人員能夠利用 HMP 架構的強大性能，滿足消費者對下一代 ULP 產品提出的高性能和更長電池壽命的嚴苛需求。
i.MX 7ULP 處理器提供消費級 (MCIMX7U5DVP07SC) 和工業級 (MCIMX7U5CVP06SC) 版本，將異構內核與圖形處理單元、安全加速器、存儲控制器和全套外設接口集成在一起（圖 1）。
圖 1：除了豐富的模塊和外設之外，NXP 的 i.MX 7ULP 應用處理器系列還將用于實時處理的 Arm Cortex-M4 內核與用于應用處理的 Arm Cortex-A7 內核整合在一起。該系列使用單獨的電源域來優化功率和性能。（圖片來源：NXP）
NXP 的 i.MX 7ULP 系列專為功率受限的便攜式設備而設計，將 Arm Cortex-A7 內核和 Cortex-M4 內核整合在一起并分別由單獨的電源域供電，以滿足新興的應用要求。此外，通過使用不同的電源島，可讓不同的模塊在不被需要時有選擇地斷電。如下所述，借助 i.MX 7ULP 器件集成的先進電源管理功能，開發人員可以使用這些電源域和電源島來調節性能和功耗，以適應他們的應用。
在設計 i.MX 7ULP 系列時，NXP 將功率和性能優化功能集成到這些器件中，從芯片設計層開始一直貫穿整個架構。
在最底層，i.MX 7ULP 系列將可減少漏電電流的制造方法與可降低寄生效應的晶體管幾何形狀相結合，從而降低了動態功耗。與常規晶體管結構（圖 2，上）不同，i.MX 7ULP 器件使用超薄埋氧層制造（圖 2, 中），可減少從源極到漏極的電子流動，從而減小漏電電流；進行進一步的增強，讓設計人員能夠增加正向偏置 (FBB) 或反體偏置 (RBB)（圖 2, 下）。
圖 2：當電子從源極流向漏極時，常規晶體管可能出現嚴重漏電（上），但 NXP 的 i.MX 7ULP 系列是使用超薄埋氧層制造的，該層能夠阻礙電子流動（中），該器件的結構能夠通過正向偏置 (FBB) 或反向偏置 (RBB) 進一步加快或減慢電子流動（下）。（圖片來源：NXP）
如果優先考慮能效，開發人員可以利用 RBB 來減少電子流動，并以性能下降為代價，進一步減小漏電電流和整體器件功耗。相反，開發人員可以利用 FBB 來增強電子流動，以增加功耗為代價（因為漏電電流更高）來提高性能。
在芯片設計層，i.MX 7ULP 系列采用了多種技術，包括動態頻率調節 (DFS)、動態電壓調節 (DVS)、基于軟件的時鐘選通和基于軟件的電源選通。除了降低不同外設的功耗之外，開發人員還能利用這些功能，有選擇地關閉內部存儲器模塊，或將存儲器置于不同的節能模式。
在架構層上，由于采用多電源域（包括前文所述的用于 Cortex-A7 和 Cortex-M4 子系統的單獨電源域），因此調節功率和性能的能力得以進一步提升。
每個處理器內核的電源域都包括 FBB 和 RBB 驅動器、專用低壓差 (LDO) 穩壓器，以及旨在提示電源漂移高于或低于指定閾值的高電平檢測器 (HVD) 和低電平檢測器 (LVD) 監測器。單獨的上電復位 (PoR) 監測器用于跟蹤始終開啟 (always-on) 的電源域中的電壓電平。
搭配單獨的內核電源域，個別電源域可用于控制系統功能（例如始終開啟的硬件），而電池供電的電源域則用于管理關鍵功能的電源，包括實時時鐘和安全非易失性存儲模塊等。與內核電源域一樣，這些專用電源域分別支持一系列廣泛的專用節能功能（這些功能數量太多，無法在本文中逐一介紹）。
舉例來說，用于始終開啟功能的電源域包括低漏電喚醒單元 (LLWU) 模塊，它讓開發人員能夠使用多個外部引腳或內部模塊，作為下文介紹的特殊低漏電功率模式的喚醒源。
這些架構功能集成在器件的集成式電源管理控制器 (PMC) 中，可處理這些單獨的電源域以及器件的電源島（圖 3）。
圖 3：NXP 的 i.MX 7ULP 系列集成了先進的控制功能，讓開發人員能夠通過編程方式配置電源域和電源島，以調節功率和性能，滿足不斷變化的應用要求。（圖片來源：NXP）
使用這種方法，開發人員通過普通的智能外設子系統 (IPS) 總線向一個復雜的控制裝置發送命令，啟動功率模式轉換，其中的控制裝置包括三個緊密耦合的模塊：
內核模式控制器 (CMC)，用于支持多種內核功能
多核系統模式控制器 (MSMC)，包括用于 Cortex-M4 電源域的系統模式控制器 0 (SMC0) 和用于 Cortex-A7 電源域的 SMC1，可處理不同功率模式之間的定序，監視用于啟動功率模式轉換的事件，以及整體控制與功率優化相關的電源、時鐘和存儲器功能
復位模式控制器 (RMC)，用于處理芯片復位功能
對于所有的電源管理功能，i.MX 7ULP 都為開發人員提供了他們熟悉的編程模型。與其他高級處理器一樣，i.MX 7ULP 器件通過一系列可編程低功率模式，實現不同的低功率工作狀態。事實上，i.MX 7ULP 處理器內核支持多種軟件控制的低功率模式，以便開發人員盡可能將功耗降至符合所需功能要求的最低水平。
利用這些不同的低功率模式，開發人員可以將一個或兩個內核及其子系統設置為正常運行模式、等待模式、停止模式的不同變化形式。
正常運行模式和高速 HSRUN 模式下可以提供高性能，以支持應用的計算密集型部分。在 HSRUN 模式下，內核子系統以最高頻率工作。如果應用能夠接受較低性能，開發人員可將內核設置為超低功率運行 (VLPR) 模式，在最高 48 MHz 的頻率下運行，相應地實現更低功耗。
在正常等待模式下，外設完全工作，但內核使用時鐘選通，在靜態狀態下等待，并在收到等待中斷 (WFI) 信號時隨時喚醒。利用這種模式，開發人員可讓自主外設操作填充緩沖器，或使用直接存儲器訪問 (DMA) 事務填充系統存儲器，然后再發出中斷，讓內核退出等待狀態。超低功耗等待 (VLPW) 模式允許外設以較低的頻率繼續工作，但對內核時鐘使用門控。
在可穿戴設備或便攜式設備等應用中，系統可能長期面臨無活動狀態，并定期被猝發活動中斷。這類情況下，節能能力對電池壽命至關重要。當應用能夠接受較慢的內核喚醒速度時，可將器件置于比運行、等待或超低功率變化模式更深的休眠狀態，這是一個特別有效的選項。為了支持這種方法，開發人員可以將每個 i.MX 7ULP 內核子系統置于更深的休眠狀態，當處于這些狀態時，喚醒時間各不相同：
在停止狀態下，有些外設能夠以異步方式工作，但內核保持靜態狀態，對于 Cortex-A7 和 Cortex-M4 的喚醒時間皆為 7 μs
在超低功耗停止 (VLPS) 模式下，外設工作進一步受到限制，但內核保持靜態狀態，對于 Cortex-A7，喚醒時間為 21.5 μs，對于 Cortex-M4 為 9 μs。
對于功耗要求更嚴格的應用，開發人員可將每個內核設置為以下會關閉更多器件子系統的特殊低漏電模式：
低漏電停止 (LLS)，對內核、總線和外設使用時鐘選通，讓內核處于 WFI 狀態下，對于 Cortex-A7，喚醒時間為 40 μs，對于 Cortex-M4 為 58 μs
超低漏電停止 (VLLS)，對內核的整個電源域使用時鐘選通，導致喚醒時間更長，對于 Cortex-A7，喚醒時間為 60 μs，對于 Cortex-M4 為 375 μs
為了進一步節省電能，開發人員可在 VLPS 和 LLS 等功率模式下使用 RBB，此時性能會有相應降低，而喚醒時間則會遞增大約 2 至 4 μs。
相反，如果需要處理計算密集型工作負載，開發人員可在特殊高速運行 (HSRUN) 模式下運行內核。HSRUN 模式可將 Cortex-A7 內核從正常的 500 MHz 工作頻率提高到過驅模式下的 720 MHz 運行頻率。
憑借這種精細的控制水平，開發人員可以配置 i.MX 7ULP 來滿足更極端的功率要求，而不犧牲關鍵功能。例如，某個應用需要達到盡可能低的功耗，但又需要 Cortex-M4 內核的實時功能，以及使用特定的 Cortex-A7 子系統外設或存儲器。這種情況下，開發人員可以將 Cortex-A7 子系統置于停止或 VLPS 狀態，Cortex-M4 內核在執行實時操作時訪問 Cortex-A7 的存儲器或外設。為了進一步節省電能，開發人員可使用 Cortex-M4 時鐘來驅動 Cortex-A7 的外設。
要使用 i.MX 7ULP 實現低功率系統，開發人員可以選擇可用的軟件可編程功率模式和配置，以匹配功率和性能要求。在硬件方面，系統設計甚至更加簡單。
對于典型應用，開發人員只需將 i.MX 7ULP 處理器與配套的 NXP MC32PF1550A3EPR2 電源管理 IC (PMIC) 組合在一起來完成設計，便能處理混合工作負載，而不會影響有限的功率預算（圖 4）。
圖 4：NXP 的 MC32PF1550A3EPR2 電源管理 IC 提供了 NXP 的 i.MX 7ULP 處理器所需的整套電源，從而將硬件設計簡化為這兩個器件和少數無源元器件的簡單組合。（圖片來源：NXP）
MC32PF1550A3EPR2 專為支持 NXP 處理器（比如 i.MX 7ULP 系列）的供電需求而設計，集成了三個開關模式降壓穩壓器（SW1、SW2、SW3）、三個 LDO 穩壓器（LDO1、LDO2、LDO3）、一個存儲器基準電壓電源、一個完整的單芯鋰離子充電器，以及用于器件配置的一次性可編程 (OTP) 存儲器。
借助 MCIMX7ULP-EVK 評估套件，NXP 演示了組合 MC32PF1550A3EPR2 PMIC 和 i.MX 7ULP 器件所需的簡單硬件接口。除了搭載 i.MX 7ULP 處理器和 MC32PF1550A3EPR2 PMIC 的系統級模塊 (SOM) 電路板之外，該套件還包括一個基板，上面帶有多個傳感器、無線功能、音頻編碼解碼器、SD 連接器，以及包括 JTAG 和 Arduino 在內的其他多個連接器（圖 5）。
圖 5：MCIMX7ULP-EVK 評估套件將搭載 i.MX 7ULP 處理器和 MC32PF1550A3EPR2 PMIC 的系統級模塊電路板與一個基板整合在一起，基板上包含了傳感器、連接器以及利用 i.MX 7ULP 器件加快軟件開發所需的其他元器件。（圖片來源：NXP）
評估套件提供了開箱即用的功能，同時 NXP 還為開發人員提供了可下載的設計文件、工具和用于定制軟件的板級支持包（使用 FreeRTOS 運行實時代碼，使用 Linux 或 Android 運行應用代碼）。
在移動產品中，消費者既需要更先進的功能，又要求更長的電池壽命，這迫使開發人員過去不得不在功率和性能方面進行一定程度的折衷。另外，消費者越來越希望從物聯網設備、可穿戴設備和其他便攜式產品中的更多傳感器及時獲取數據，這也迫使開發人員在實時功能和應用級性能之間進行進一步的折衷。
但是，如本文所述，開發人員可以轉而采用 HMP 架構，例如 NXP 的 i.MX 7ULP 處理器系列中所用的架構，在不犧牲功能的情況下滿足嚴格的超低功率要求。
下一篇： PLC、DCS、FCS三大控
上一篇： 對于工業自動化機柜和
