隨著射頻通信技術(shù)的不斷進步，微波濾波器也越來越受到重視，她也成了射頻技術(shù)中經(jīng)常用到的設(shè)備。如何減少微波濾波器在初期評估和設(shè)計的時間，提高設(shè)計效率和設(shè)計精度一直是設(shè)計師關(guān)心的問題。今天給大家分享一種設(shè)計微波腔體濾波器的方法，在結(jié)合 Ansoft HFSS 的 三維場仿真和 Designer 或者ADS的路仿真，能極大的減小設(shè)計微波濾波器的時間和成本。
由于腔體濾波器在高頻器件中體現(xiàn)出許多優(yōu)點,如體積小,重量輕, 插損小,現(xiàn)已在通信系統(tǒng)中大量使用。傳統(tǒng) 的方法都是依靠等效電路原型來計算出初步尺寸，計算量大，而且不準(zhǔn)確，這樣就大大的延長了設(shè)計的周期，提 高了設(shè)計的成本。本文就闡述了一種快速利用 HFSS 建模，在 designer 中優(yōu)化的設(shè)計方式,由于 Ansoft 公司 HFSS 與 Designer 軟件的良好接口，充分利用 HFSS 的場計算和 designer 的路計算,如圖 1 所示。
圖 1 場仿真與電路仿真結(jié)合思路
如果在 HFSS 中使用優(yōu)化調(diào)諧螺釘來整體仿真，速度極慢，所以忽略螺釘對鄰近諧振桿的影響，在 Designer 中用 電容代替，這樣就大大的節(jié)省了時間，同時保證了較高的準(zhǔn)確度。
具體的分析如下，我們的設(shè)計目標(biāo)是：
-Frequency Range: 29500-31000MHz
-Insetion Loss: <1.0dB max
-Return Loss: >15dB
-Rejection: >30dB @ 28600MHz, >30dB @ 31900MHz
-Power Handling: 5W max
1 從低通原型得到設(shè)計的基本值：N（濾波器節(jié)數(shù)），K（相鄰兩腔的耦合系數(shù)），Q（單腔Q 值）
分析設(shè)計指標(biāo)經(jīng)計算可得：N=7，單腔 Q 值和耦合系數(shù)見表 1，理論曲線如圖 2所示。
這里常用CoupleFil軟件來分析指標(biāo)，但只能做參考，具體的還需要依據(jù)整體仿真出來的波形做來回修正。
表 1 端口 Q 值和耦合系數(shù)
圖 2 CoupleFil理論曲線
2 端口和耦合系數(shù)的三維實現(xiàn)。
它主要利用 HFSS 的強大的場計算功能，Designer或者使用ADS 的路的計算功能和優(yōu)化功能。
2.1 諧振桿之間距離的確定。
CF＝30.25GHz ，諧振桿電長度取 50 度，這是由于高端與低端都需要相同抑制，盡量讓波形對稱，但這里遇到一個問題：如果按照設(shè)計電長度取50度則諧振桿高度只有1.4mm高，這顯然不符合實際工程應(yīng)用。這里我們把腔體高度設(shè)置為3mm,在 HFSS 中建模如圖 3。
圖 3 HFSS 中耦合模型
可以根據(jù)耦合計算公式 得出
這樣就可以得出K12, K23,K34,K45,K56,K67 對應(yīng)的距離 L12,L23,L34,L45,L56,L67，見表 2
表2 耦合系數(shù)與桿距掃描結(jié)果
因 K12=K78 易受端口的影響，故在下一環(huán)節(jié)計算。
2.2 端口抽頭高度（端口匹配）的確定和 K12 確定
端口和 K12 就利用 S11 的群時延的計算，建模如圖 5。
圖 5 端口和 K12 就利用 S11 的群時延來計算
建模掃描抽頭高度和諧振桿 1 和 2 的距離 L12。利用群時延的公式求得 S11 端口的群時延為：
調(diào)整諧振桿高度與抽頭高度，使頻率諧振在29.5GHz，并且群時延值為 0.42ns。H=1.9mm 時，時延為0.4ns左右時波形如圖6：
圖 6 群時延值為 0.42ns
3 整體建模優(yōu)化，驗證。
濾波器的全部主要尺寸已經(jīng)得到，在 HFSS 建整體模型驗證，如圖 7 所示。
圖 7 在 HFSS 建整體模型驗證
仿真后得出一個曲線如下圖8：
圖 8 HFSS 中整體仿真曲線
觀察這個曲線與我們所需求的指標(biāo)相差遠，這里如果繼續(xù)在HFSS里優(yōu)化，會需要很多時間。
導(dǎo)入 ADS中用電容加載驗證，如圖9 :
圖9 ADS中加載電容模型
優(yōu)化各個電容值 C1－C7，即相當(dāng)于調(diào)諧螺釘。最后得出的圖像如圖 10。
圖10 ADS仿真優(yōu)化后曲線
這里選用ADS來做電路仿真是因為在ADS里面使用手調(diào)會比Designer快很多，會節(jié)省很多時間。當(dāng)然我們也可以再到Designer中進行驗證，如圖11：
圖11 Designer中加載電容模型
優(yōu)化后波形如下圖12：
圖12 Designer中優(yōu)化后曲線
