下載 PDF 版本
作者：Alexander Latham，
Allegro MicroSystems, LLC
背景
Allegro 電流傳感器 IC 利用霍爾效應(yīng)測(cè)量集成載流回路產(chǎn)生的磁場(chǎng)，并能將磁場(chǎng)轉(zhuǎn)換成與電流成正比的電壓。這種技術(shù)有許多優(yōu)勢(shì)，包括電流隔離、低功率損耗和超溫高精度。該技術(shù)的磁滯幾乎為零，因?yàn)樗词褂么判緛砑写艌?chǎng)。但不使用磁芯也有缺點(diǎn)，那就是傳感器 IC 容易受到雜散磁場(chǎng)的影響。使用磁芯時(shí)，可使雜散磁場(chǎng)在傳感器 IC 周圍分流，因?yàn)榇判驹趥鞲衅?IC 周圍提供了一個(gè)低磁阻通路。不使用濾芯時(shí)，霍爾板會(huì)發(fā)現(xiàn)到載流軌跡或螺線管產(chǎn)生的雜散場(chǎng)，進(jìn)而可能在測(cè)量電流時(shí)產(chǎn)生誤差。正確的電路板和系統(tǒng)設(shè)計(jì)能在電流測(cè)量時(shí)消除這些誤差來源；但經(jīng)優(yōu)化的軌跡布局可能限制 PCB 和系統(tǒng)的設(shè)計(jì)。針對(duì)該問題的解決方案是集成差分電流傳感技術(shù)。
圖 1：ACS724 集成電流傳感器 IC
圖 2：采用差分霍爾板配置的集成電流傳感器 IC 引腳框
差分電流傳感的原理
差分電流傳感的基本原理是載流導(dǎo)體的兩側(cè)產(chǎn)生的磁場(chǎng)具有相反的極性。這就是說，當(dāng)使用圖 2 所示的載流引腳框時(shí)，霍爾板 1 (H1) 會(huì)出現(xiàn)所示電流產(chǎn)生的范圍外磁場(chǎng)，霍爾板 2 (H2) 會(huì)出現(xiàn)所示電流產(chǎn)生的范圍內(nèi)磁場(chǎng)。當(dāng)電流傳感器 IC 上存在共模場(chǎng)時(shí)，兩個(gè)霍爾板會(huì)發(fā)現(xiàn)相同的磁場(chǎng)。通過減去兩個(gè)霍爾板的輸出，我們能抑制這些在外部產(chǎn)生的磁場(chǎng)。差分電流傳感器 IC 的輸出如下所示：
其中，B1 表示 H1 發(fā)現(xiàn)的磁場(chǎng)，B2 表示 H2 發(fā)現(xiàn)的磁場(chǎng)，G 表示傳感器 IC 的增益（單位：mV/G）。如果有電流通過引腳框 (I)，并且傳感器 IC (BC) 上存在共模場(chǎng)，則差分傳感器 IC 的輸出為：
其中，C1 表示 H1 的耦合因數(shù)（單位：G/A）， C2 表示 H2 的耦合因數(shù)（單位：G/A）。簡(jiǎn)化該等式后可得出：
共模場(chǎng) (BC) 抵消，輸出信號(hào)只與通過傳感器 IC 的電流成正比。同樣，由于霍爾板只能測(cè)量一種尺寸的磁場(chǎng)，所以傳感器 IC 會(huì)忽略其他平面內(nèi)的外部磁場(chǎng)。
差分電流傳感的限制因素
差分電流傳感的抑制能力有兩種主要限制：
霍爾板匹配：在共模場(chǎng)的作用下，兩個(gè)霍爾板的不匹配會(huì)使差分傳感器 IC 的輸出產(chǎn)生一些變化。Allegro 電流傳感器 IC 是單片器件，所以兩個(gè)霍爾板都在相同的芯片上，從而能產(chǎn)生名義上和超溫狀態(tài)下的高度匹配。單晶片上的霍爾板匹配通常高于 1%。
場(chǎng)梯度：如果通過兩個(gè)霍爾板的外部干擾磁場(chǎng)不均勻，干擾磁場(chǎng)的差別就會(huì)傳播到傳感器 IC 的輸出。要應(yīng)對(duì)這種限制，可將兩個(gè)霍爾板盡可能靠近放置，同時(shí)使其位于導(dǎo)體的另一側(cè)。
均勻外部磁場(chǎng)的共模抑制
霍爾板在晶片上的匹配通常約為 1%，這會(huì)將共模場(chǎng)的抑制限定在 40 dB 左右。在此均勻外部磁場(chǎng) (BC) 的作用下，傳感器 IC 的輸出誤差（單位：A）為：
圖 3：兩個(gè)霍爾板 1% 不匹配時(shí)的誤差（單位：A）與共模場(chǎng)的對(duì)比Cf = 10 G/A
其中CF 表示通過傳感器 IC 流向霍爾板的電流的耦合因數(shù)（單位： G/A），它等于以上 C1 + C2 之和。大多數(shù) Allegro 集成電流傳感器 IC 的耦合因數(shù)約為 10 - 15 G/A，這會(huì)產(chǎn)生圖 3 所示的輸出誤差（單位：A）與外部磁場(chǎng)的對(duì)比。為便于理解怎樣產(chǎn)生這類磁場(chǎng)，我們?cè)诰嚯x傳感器 IC 僅 10 mm 的導(dǎo)線內(nèi)接通 50 A 電流，即可在傳感器 IC 上產(chǎn)生 10 G 的磁場(chǎng)?；魻柊宓钠ヅ錇?1% 時(shí)，由于該磁場(chǎng)的存在，傳感器 IC 的輸出只會(huì)產(chǎn)生約 10 mA 的誤差，相比之下，未采用共模場(chǎng)抑制時(shí)，會(huì)產(chǎn)生 1 A 的誤差。
對(duì)鄰近載流導(dǎo)體產(chǎn)生的磁場(chǎng)進(jìn)行共模抑制
在電流傳感器 IC 應(yīng)用中，最常見的一種干擾磁場(chǎng)是鄰近載流導(dǎo)體。這些可能是其他相位或接地回路。載流導(dǎo)體產(chǎn)生的磁場(chǎng)可能在兩個(gè)霍爾板上產(chǎn)生不均勻場(chǎng)，具體取決于電流的方向。最壞的情況是電流方向與兩個(gè)霍爾板垂直，如圖 4 所示。
圖 4：與兩個(gè)霍爾板垂直的外部電流
在此情況下，H1 和 H2 發(fā)現(xiàn)的磁場(chǎng)為：
其中，I 以 A 表示，D 以 mm 表示，d 以 mm 表示，B1 和 B2 以 G 表示。當(dāng)只使用一個(gè)霍爾板時(shí)，B1 是會(huì)被發(fā)現(xiàn)的磁場(chǎng)。當(dāng)使用差分配置時(shí)，可減去兩個(gè)霍爾板（B1 和 B2）的磁場(chǎng)，從而可得出：
用這些磁場(chǎng)除以耦合因數(shù) CF (~10 to 15 G/A)，可將這些干擾磁場(chǎng)轉(zhuǎn)換為誤差（單位：A）。圖 5 顯示了只使用一個(gè)霍爾板時(shí)的誤差與距離的對(duì)比。
圖 5：?jiǎn)为?dú)霍爾傳感的載流導(dǎo)線的誤差 (A) 與距離的對(duì)比（d 是 0.8 mm）
圖 6：當(dāng)電流方向與霍爾板垂直時(shí)（d 是 0.8 mm），用于差分傳感的載流導(dǎo)線的誤差 (A) 與距離的對(duì)比
圖 6 顯示了使用差分配置時(shí)的誤差。圖 7 顯示了單獨(dú)霍爾配置與差分霍爾配置之間的抑制比（單位：dB）。顯著點(diǎn)是 -20 dB，其中抑制比是 10X，在 -30 dB 時(shí)的抑制比是 30X。這些點(diǎn)取決于 D 和 d 的比率，如圖 8 所示。圖 8 中的所有 D 和 d 值保持不變，也就是說，減少霍爾板之間的距離，并增加霍爾板到外部載流導(dǎo)線的距離，會(huì)減少測(cè)量值的誤差量。大多數(shù) Allegro 集成電流傳感器 IC 的霍爾間距 (d) 約為 0.6 - 1 mm。
圖 7：在外部導(dǎo)線與傳感器 IC 的距離內(nèi)，單獨(dú)霍爾配置與差分霍爾配置的抑制比。外部導(dǎo)線的電流方向與兩個(gè)霍爾板垂直。d 是 0.8 mm。
圖 8：在外部導(dǎo)線與磁傳感器 IC 的相對(duì)距離內(nèi)，單獨(dú)霍爾配置與差分霍爾配置的抑制比 (D/d) 。外部導(dǎo)線的電流方向與兩個(gè)霍爾板垂直。
當(dāng)鄰近載流導(dǎo)體的電流方向與兩個(gè)霍爾板平行時(shí)，會(huì)在兩個(gè)霍爾板上產(chǎn)生相同的磁場(chǎng)。這是理論抑制無限的理想情況。其中，抑制的限制因素是霍爾板的匹配，如上所述。當(dāng)然，介于最壞情況（垂直配置）和理想情況（平行配置）之間的所有情況都可能出現(xiàn)。如圖 9 所示，干擾磁場(chǎng)的計(jì)算方法如下：
圖 9：鄰近電流產(chǎn)生的離角磁場(chǎng)
試驗(yàn)數(shù)據(jù)
利用差分電流傳感的 ACS724 電流傳感器 IC 可用于驗(yàn)證本文闡述的分析。進(jìn)行試驗(yàn)時(shí)，可將載流導(dǎo)線放在傳感器 IC 附近，并使其與霍爾板垂直，然后以不同的距離和電流強(qiáng)度測(cè)量傳感器 IC 輸出的變化。為估算誤差，ACS724 采用的關(guān)鍵參數(shù)包括：
霍爾板之間的距離 (d) 是 0.7 mm。
與一個(gè)霍爾板的耦合是 11 G/A，與另一個(gè)霍爾板的耦合是 2.8 G/A，所以總耦合因數(shù) (CF) 是 13.8 G/A。
所以估計(jì)誤差 (A) 是：
圖 10 中的虛線表示使用此公式計(jì)算的估計(jì)誤差，圖中的點(diǎn)表示測(cè)量值。總之，試驗(yàn)數(shù)據(jù)與計(jì)算誤差還是比較匹配的。測(cè)量誤差可能略小于計(jì)算誤差，因?yàn)猷徑鼘?dǎo)線未與霍爾板在同一平面，從而使傳感器 IC 上的磁場(chǎng)減弱。
圖 10：差分霍爾傳感的載流導(dǎo)線的估計(jì)誤差 (A) 與距離的對(duì)比
總結(jié)
最終，集成差分電流傳感使雜散磁場(chǎng)產(chǎn)生的誤差減少了一到兩個(gè)數(shù)量級(jí)。這樣，此類傳感器 IC 的用戶就不必再擔(dān)心雜散場(chǎng)干擾電流的測(cè)量，而且能簡(jiǎn)化 PCB 布局，并使用外形更精巧的系統(tǒng)。對(duì)于具有載流軌跡或磁場(chǎng)發(fā)生裝置（如螺線管）的高度壓縮的系統(tǒng)，可采用本應(yīng)用說明闡述的分析，以快速估算這些雜散場(chǎng)產(chǎn)生的誤差量。這樣設(shè)計(jì)人員就能預(yù)見和改正可能在系統(tǒng)內(nèi)引入過多誤差的系統(tǒng)配置或 PCB 布局，從而顯著減少設(shè)計(jì)迭代的次數(shù)。
