ay: block;">
IEEE協(xié)會正致力于把Verisity公司專有的“e”語言發(fā)展為業(yè)界標(biāo)準(zhǔn)的驗(yàn)證語言,并著手定義下一版本的Verilog語言。但它與Accellera標(biāo)準(zhǔn)組織之間的明顯分歧使業(yè)界面臨越來越大的風(fēng)險(xiǎn),即Accellera的SystemVerilog 3.1有可能不同于IEEE最終批準(zhǔn)的標(biāo)準(zhǔn)。
Verisity公司曾宣布,IEEE設(shè)計(jì)自動(dòng)化標(biāo)準(zhǔn)委員會(DASC)已經(jīng)批準(zhǔn)一項(xiàng)名為IEEE 1647的項(xiàng)目授權(quán)申請(PAR),以開發(fā)一種基于“e”的標(biāo)準(zhǔn)驗(yàn)證語言。這對于數(shù)千位擁有“e”代碼的客戶來說無疑是好消息。但是,考慮到SystemVerilog 3.1已經(jīng)添加了聲明和測試平臺結(jié)構(gòu),一些工程師質(zhì)疑業(yè)界是否還需要“e”語言。
與此同時(shí),Verilog標(biāo)準(zhǔn)工作組(VSG)(又名IEEE 1364)已經(jīng)宣布一項(xiàng)PAR,并將開始定義下一版(即1364-2005版)Verilog。VSG還在今年的第40屆設(shè)計(jì)自動(dòng)化大會(DAC)上舉辦了自己的用戶論壇,并呼吁各家機(jī)構(gòu)或公司在8月份前向它捐獻(xiàn)技術(shù)。
由于VSG沒有邀請Accellera參加這項(xiàng)活動(dòng),Accellera的主席Dennis Brophy指責(zé)VSG沒有遵守IEEE的規(guī)則,并要求設(shè)計(jì)自動(dòng)化標(biāo)準(zhǔn)委員會主席Paul Menchini重組這個(gè)工作組,并選舉新的VSG主席。
IEEE 1364的主席兼Verisity公司高級技術(shù)副總裁Michael McNamara反駁說,VSG一直遵守IEEE的規(guī)則,并稱現(xiàn)在該是Accellera把SystemVerilog技術(shù)貢獻(xiàn)給IEEE的時(shí)候了。
Accellera主席Brophy還指出,發(fā)起“e”語言標(biāo)準(zhǔn)化工作的IEEE驗(yàn)證語言研究小組(VLSG)違反了IEEE的有關(guān)規(guī)則,因?yàn)樗麄冊诮o委員會成員提供“e”語言時(shí)設(shè)置了使用限制。Brophy本身是VLSG的成員之一,同時(shí)也是DASC籌劃指導(dǎo)委員會的成員。
今年5月底,Accellera委員會投票批準(zhǔn)了SystemVerilog 3.1以及屬性規(guī)范語言(PSL)、標(biāo)準(zhǔn)協(xié)同仿真API(SCEAPI)1.0和Verilog-AMS2.1。
目前兩家最大的EDA供應(yīng)商在Verilog問題上持有不同的態(tài)度。新思公司(Synopsys)強(qiáng)烈支持Accellera,并正在實(shí)現(xiàn)對SystemVerilog3.1的支持,而Cadence設(shè)計(jì)自動(dòng)化公司認(rèn)同IEEE 1364-2005項(xiàng)目的努力,并對標(biāo)準(zhǔn)的不兼容性表示關(guān)注。所有各方均贊同業(yè)界應(yīng)該只有一個(gè)經(jīng)IEEE批準(zhǔn)的Verilog標(biāo)準(zhǔn),但是在何時(shí)以何種方式?jīng)Q定采用何項(xiàng)標(biāo)準(zhǔn)的問題仍然懸而未決。
開放專有的“e”語言并使之標(biāo)準(zhǔn)化將能夠保護(hù)“e”用戶的投資,并使第三方工具更容易支持該語言。但這項(xiàng)舉措是否來得太慢太遲了呢？
在新思用戶的意見反饋報(bào)告中,許多工程師對“e”表示贊揚(yáng),但也有許多工程師認(rèn)為諸如“e”和新思的Vera等驗(yàn)證語言注定會消失。“一旦SystemVerilog就位,沒有人將愿意為已經(jīng)包含在首要設(shè)計(jì)語言中的功能支付額外費(fèi)用,”一位工程師在報(bào)告上寫道。
“顯而易見,業(yè)界將需要‘e’語言,”Verisity公司戰(zhàn)略行銷副總裁Francine Ferguson回應(yīng)道,“Verisity擁有最先進(jìn)的技術(shù)、最先進(jìn)的方法學(xué)和最多的驗(yàn)證IP(知識產(chǎn)權(quán))。而SystemVerilog仍要經(jīng)過很長的時(shí)間才能成為具有互操作性的標(biāo)準(zhǔn)。”
她還透露,Verisity是應(yīng)客戶的要求而決定開放“e”語言的。她指出,IEEE的驗(yàn)證語言研究小組是由LicenseE的成員創(chuàng)建的,而LicenseE是一個(gè)向EDA供應(yīng)商授權(quán)“e”語言的計(jì)劃。“他們感到Accellera的進(jìn)展比較緩慢,而且他們無論如何都不能繞開IEEE,所以研究小組認(rèn)為IEEE是最合法的論壇,”她說。
Verisity還發(fā)布了一個(gè)覆蓋和聲明接口(CAI),允許用戶向Verisity的Specman測試平臺開發(fā)環(huán)境輸入外部覆蓋條件(coverage metric)和聲明。Verisity與0-In設(shè)計(jì)自動(dòng)化公司達(dá)成一項(xiàng)協(xié)議,即0-In公司的聲明將能夠通過CAI輸入Specman。“這實(shí)際上在驗(yàn)證工程師創(chuàng)建的測試計(jì)劃與設(shè)計(jì)師要表達(dá)的設(shè)計(jì)意圖之間架起了聯(lián)系的橋梁,”0-In公司總裁兼首席執(zhí)行官Emil Girczyc表示。
此外,Verisity與CoWare公司共同宣布,Specman可與后者基于SystemC的ConvergenSC工具一道進(jìn)行協(xié)同仿真,但這是通過Verisity現(xiàn)有的外部仿真接口(ESI)實(shí)現(xiàn)的。Specman用戶將能夠用SystemC創(chuàng)建執(zhí)行級(transaction-level)測試,然后在驗(yàn)證流程中使用“e”,CoWare公司行銷副總裁Mark Milligan表示。
Ferguson否認(rèn)Brophy對Verisity在“e”語言上動(dòng)用非法版權(quán)并設(shè)置使用限制的指控。“我們完全是按IEEE的程序行事的,”她說。設(shè)計(jì)自動(dòng)化標(biāo)準(zhǔn)委員會主席Menchini也表示,他相信IEEE 1647小組一直遵守IEEE的規(guī)則。
與此同時(shí),VSG的McNamara表示:“我正在盡我所能以確保業(yè)界未來只有一種驗(yàn)證語言。作為IEEE 1364的主席,我需要接受任何愿意發(fā)展新版Verilog的機(jī)構(gòu)或公司的技術(shù)捐獻(xiàn)。Accellera當(dāng)然是受歡迎的。”
然而,他也指出,現(xiàn)在到了Accellera應(yīng)該做出貢獻(xiàn)的時(shí)候了。其實(shí)在去年SystemVerilog 3.0被批準(zhǔn)時(shí),Accellera就應(yīng)該把SystemVerilog技術(shù)捐獻(xiàn)出來。VSG接受技術(shù)捐獻(xiàn)的時(shí)間將截至到8月。但Accellera還沒有公布捐獻(xiàn)SystemVerilog技術(shù)的時(shí)間表。
“SystemVerilog旨在成為目前批準(zhǔn)的IEEE 1364-2001 Verilog的擴(kuò)展版本,”Brophy回應(yīng)道,“我們?nèi)娜庖獙⑺平唤oIEEE,因?yàn)镮EEE正是我們所有工作成果的最終歸宿。”
作者:葛立偉
